FPGA 上課講義 2012/02/13

光碟片的演進：

1. CDROM -> 唯讀光碟：由工廠生產(壓片)，使用者只能讀、不能寫
2. CDR -> 可寫一次光碟、使用者可寫一次，無法抹除
3. CDRW -> 可讀可寫光碟，使用者可以抹除

IC 的演進：

1. ROM -> 唯讀記憶體，由工廠生產(燒錄)，使用者只能讀、不能寫
2. PROM -> 可寫一次記憶體，使用者可寫一次，無法抹除
3. EPROM、EEPROM、Flash -> 可讀可寫記憶體，使用者可以抹除

-------上述記憶體所儲存的為 ? 資料 ------

1. PLA、PAL -> 可寫一次電路(可程式化電路)，主要以數位電路為訴求 (http://zh.wikipedia.org/zh-tw/可程式邏輯裝置)
2. FPGA -> 可讀可寫之電路 (可程式化電路)，主要以數位電路為訴求 (http://zh.wikipedia.org/zh-tw/FPGA)

例如，使用 PLA/PAL 來實現以下電路。

F=A+B'‧C

未來上課內容所打的講義都會放在：http://pominglee.blogspot.com/

本課程期中、期末目標如下：

1. 期中考前：進行 Verilog 程式教學，使用工具為 GPL cver，使用之波形觀測軟體為 GtkWave。
2. 期中考後：進行實際電路下載 FPGA 電路板教學，使用工具為 Altera Quartus II，本學期主要實習電路為 Altera 系統。

寫 Verilog 的流程如下：

1. 撰寫 Verilog 程式 (使用工具：vi)
2. 模擬 Verilog (使用工具：cver)
3. 觀察 Verilog 執行結果 (使用工具：gtkwave)
4. 除錯 -> 修改原始程式 -> 一直到電路設計完成

半加器程式：

module halfadder(x, y, s, c);

input x, y;

output s, c;

wire x, y;

wire s, c;

assign {c, s} = x + y;

endmodule

A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 Cout
0   0  0  0  0  0  0  0
0   0  0  0  0  0  0  1
..
             1  1  1  1
0   0  0  1  0  0  0  0
0   0  0  1  0  0  0  1
..
             1  1  1  1


Prac.

試設計一 4 位元加/減法器，並執行完整模擬且確定其功能正確。

a. 以 Gate Level 方式撰寫此電路
b. 以 RTL  Level 方式撰寫此電路
c. 回家搞懂什麼叫 Gate Level/RTL Level
行話